台積電推出20奈米參考流程

【新唐人2012年10月9日訊】(中央社記者張建中新竹9日電)晶圓代工廠台積電今天宣布，推出支援20奈米製程與CoWoS(Chip on Wafer onSubstrate)技術的設計參考流程。

台積電表示，隨著設計參考流程推出，目前在開放創新平台(OIP)架構中支援20奈米與CoWoS技術的設計環境已準備就緒，將可協助客戶實現下一世代晶片設計。

台積電指出，20奈米參考流程採用現行經過驗證的設計流程，協助客戶實現雙重曝影技術，藉由雙重曝影技術所需知識的布局與配線、時序、實體驗證及可製造性設計，電子設計自動化廠通過驗證的設計工具能夠支援台積電20奈米製程。

通過矽晶片驗證的CoWoS參考流程則能夠整合多晶片，支援高頻寬與低功耗應用，台積電表示，將可加速三維積體電路設計產品的上市時間。